Fitter report for MemController
Thu Jan 18 18:23:54 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Control Signals
 14. Non-Global High Fan-Out Signals
 15. Other Routing Usage Summary
 16. LAB External Interconnect
 17. LAB Macrocells
 18. Parallel Expander
 19. Logic Cell Interconnection
 20. Fitter Device Options
 21. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------+-------------------------------------------------+
; Fitter Status             ; Successful - Thu Jan 18 18:23:54 2024           ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name             ; MemController                                   ;
; Top-level Entity Name     ; MemController                                   ;
; Family                    ; MAX7000S                                        ;
; Device                    ; EPM7128SLC84-7                                  ;
; Timing Models             ; Final                                           ;
; Total macrocells          ; 37 / 128 ( 29 % )                               ;
; Total pins                ; 55 / 68 ( 81 % )                                ;
+---------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                             ;
+----------------------------------------------------------------------------+----------------+---------------+
; Option                                                                     ; Setting        ; Default Value ;
+----------------------------------------------------------------------------+----------------+---------------+
; Device                                                                     ; EPM7128SLC84-7 ;               ;
; Fitter Effort                                                              ; Standard Fit   ; Auto Fit      ;
; Use smart compilation                                                      ; Off            ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On             ; On            ;
; Enable compact report table                                                ; Off            ; Off           ;
; Optimize Multi-Corner Timing                                               ; Off            ; Off           ;
; Optimize Timing for ECOs                                                   ; Off            ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off            ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; Normal         ; Normal        ;
; Fitter Initial Placement Seed                                              ; 1              ; 1             ;
; Slow Slew Rate                                                             ; Off            ; Off           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off            ; Off           ;
+----------------------------------------------------------------------------+----------------+---------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/cameron/Projects/8-Bit-Adventures/cpld_fpga/Altera/MMU/output_files/MemController.pin.


+--------------------------------------------------+
; Fitter Resource Usage Summary                    ;
+------------------------------+-------------------+
; Resource                     ; Usage             ;
+------------------------------+-------------------+
; Logic cells                  ; 37 / 128 ( 29 % ) ;
; Registers                    ; 9 / 128 ( 7 % )   ;
; Number of pterms used        ; 31                ;
; I/O pins                     ; 55 / 68 ( 81 % )  ;
;     -- Clock pins            ; 0 / 2 ( 0 % )     ;
;     -- Dedicated input pins  ; 0 / 2 ( 0 % )     ;
;                              ;                   ;
; Global signals               ; 0                 ;
; Shareable expanders          ; 0 / 128 ( 0 % )   ;
; Parallel expanders           ; 1 / 120 ( < 1 % ) ;
; Cells using turbo bit        ; 37 / 128 ( 29 % ) ;
; Maximum fan-out              ; 9                 ;
; Highest non-global fan-out   ; 9                 ;
; Total fan-out                ; 122               ;
; Average fan-out              ; 1.33              ;
+------------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                        ;
+-------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name        ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+-------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; addr_in[0]  ; 81    ; --       ; 8   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; addr_in[10] ; 68    ; --       ; 7   ; 5                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; addr_in[11] ; 67    ; --       ; 7   ; 5                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; addr_in[12] ; 65    ; --       ; 7   ; 5                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; addr_in[13] ; 64    ; --       ; 7   ; 5                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; addr_in[14] ; 63    ; --       ; 7   ; 5                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; addr_in[15] ; 61    ; --       ; 6   ; 5                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; addr_in[1]  ; 80    ; --       ; 8   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; addr_in[2]  ; 79    ; --       ; 8   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; addr_in[3]  ; 77    ; --       ; 8   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; addr_in[4]  ; 76    ; --       ; 8   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; addr_in[5]  ; 75    ; --       ; 8   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; addr_in[6]  ; 74    ; --       ; 8   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; addr_in[7]  ; 73    ; --       ; 8   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; addr_in[8]  ; 70    ; --       ; 7   ; 5                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; addr_in[9]  ; 69    ; --       ; 7   ; 5                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; clk         ; 4     ; --       ; 1   ; 9                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; reset       ; 5     ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; rw          ; 6     ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
+-------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                      ;
+--------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; E            ; 10    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Q            ; 11    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[0]  ; 50    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[10] ; 36    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[11] ; 35    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[12] ; 34    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[13] ; 33    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[14] ; 31    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[15] ; 30    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[16] ; 29    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[17] ; 28    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[18] ; 25    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[19] ; 24    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[1]  ; 49    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[2]  ; 48    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[3]  ; 46    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[4]  ; 45    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[5]  ; 44    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[6]  ; 41    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[7]  ; 40    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[8]  ; 39    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; addr_out[9]  ; 37    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; io_select    ; 8     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; mem_err_int  ; 9     ; --       ; 1   ; no              ; no             ; yes        ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
+--------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                             ;
+-------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Slow Slew Rate ; Open Drain ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+
; data_bus[0] ; 60    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~GND~19 (inverted)   ; -                   ;
; data_bus[1] ; 58    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~GND~20 (inverted)   ; -                   ;
; data_bus[2] ; 57    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~GND~21 (inverted)   ; -                   ;
; data_bus[3] ; 56    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~GND~22 (inverted)   ; -                   ;
; data_bus[4] ; 55    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~GND~23 (inverted)   ; -                   ;
; data_bus[5] ; 54    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~GND~24 (inverted)   ; -                   ;
; data_bus[6] ; 52    ; --       ; 5   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; data_bus[7] ; 51    ; --       ; 5   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
+-------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; clk            ; input  ; TTL          ;         ; Y               ;
; 5        ; 4          ; --       ; reset          ; input  ; TTL          ;         ; Y               ;
; 6        ; 5          ; --       ; rw             ; input  ; TTL          ;         ; Y               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; io_select      ; output ; TTL          ;         ; Y               ;
; 9        ; 8          ; --       ; mem_err_int    ; output ; TTL          ;         ; Y               ;
; 10       ; 9          ; --       ; E              ; output ; TTL          ;         ; Y               ;
; 11       ; 10         ; --       ; Q              ; output ; TTL          ;         ; Y               ;
; 12       ; 11         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 16       ; 15         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 17       ; 16         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 18       ; 17         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 21       ; 20         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 22       ; 21         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; addr_out[19]   ; output ; TTL          ;         ; Y               ;
; 25       ; 24         ; --       ; addr_out[18]   ; output ; TTL          ;         ; Y               ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 28       ; 27         ; --       ; addr_out[17]   ; output ; TTL          ;         ; Y               ;
; 29       ; 28         ; --       ; addr_out[16]   ; output ; TTL          ;         ; Y               ;
; 30       ; 29         ; --       ; addr_out[15]   ; output ; TTL          ;         ; Y               ;
; 31       ; 30         ; --       ; addr_out[14]   ; output ; TTL          ;         ; Y               ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; addr_out[13]   ; output ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; addr_out[12]   ; output ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; addr_out[11]   ; output ; TTL          ;         ; Y               ;
; 36       ; 35         ; --       ; addr_out[10]   ; output ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; addr_out[9]    ; output ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; addr_out[8]    ; output ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; addr_out[7]    ; output ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; addr_out[6]    ; output ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; addr_out[5]    ; output ; TTL          ;         ; Y               ;
; 45       ; 44         ; --       ; addr_out[4]    ; output ; TTL          ;         ; Y               ;
; 46       ; 45         ; --       ; addr_out[3]    ; output ; TTL          ;         ; Y               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; addr_out[2]    ; output ; TTL          ;         ; Y               ;
; 49       ; 48         ; --       ; addr_out[1]    ; output ; TTL          ;         ; Y               ;
; 50       ; 49         ; --       ; addr_out[0]    ; output ; TTL          ;         ; Y               ;
; 51       ; 50         ; --       ; data_bus[7]    ; bidir  ; TTL          ;         ; Y               ;
; 52       ; 51         ; --       ; data_bus[6]    ; bidir  ; TTL          ;         ; Y               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; data_bus[5]    ; bidir  ; TTL          ;         ; Y               ;
; 55       ; 54         ; --       ; data_bus[4]    ; bidir  ; TTL          ;         ; Y               ;
; 56       ; 55         ; --       ; data_bus[3]    ; bidir  ; TTL          ;         ; Y               ;
; 57       ; 56         ; --       ; data_bus[2]    ; bidir  ; TTL          ;         ; Y               ;
; 58       ; 57         ; --       ; data_bus[1]    ; bidir  ; TTL          ;         ; Y               ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; data_bus[0]    ; bidir  ; TTL          ;         ; Y               ;
; 61       ; 60         ; --       ; addr_in[15]    ; input  ; TTL          ;         ; Y               ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; addr_in[14]    ; input  ; TTL          ;         ; Y               ;
; 64       ; 63         ; --       ; addr_in[13]    ; input  ; TTL          ;         ; Y               ;
; 65       ; 64         ; --       ; addr_in[12]    ; input  ; TTL          ;         ; Y               ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; addr_in[11]    ; input  ; TTL          ;         ; Y               ;
; 68       ; 67         ; --       ; addr_in[10]    ; input  ; TTL          ;         ; Y               ;
; 69       ; 68         ; --       ; addr_in[9]     ; input  ; TTL          ;         ; Y               ;
; 70       ; 69         ; --       ; addr_in[8]     ; input  ; TTL          ;         ; Y               ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; addr_in[7]     ; input  ; TTL          ;         ; Y               ;
; 74       ; 73         ; --       ; addr_in[6]     ; input  ; TTL          ;         ; Y               ;
; 75       ; 74         ; --       ; addr_in[5]     ; input  ; TTL          ;         ; Y               ;
; 76       ; 75         ; --       ; addr_in[4]     ; input  ; TTL          ;         ; Y               ;
; 77       ; 76         ; --       ; addr_in[3]     ; input  ; TTL          ;         ; Y               ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; addr_in[2]     ; input  ; TTL          ;         ; Y               ;
; 80       ; 79         ; --       ; addr_in[1]     ; input  ; TTL          ;         ; Y               ;
; 81       ; 80         ; --       ; addr_in[0]     ; input  ; TTL          ;         ; Y               ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; GND+           ;        ;              ;         ;                 ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                               ;
+----------------------------+------------+------+---------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+------------+------+---------------------+--------------+
; |MemController             ; 37         ; 55   ; |MemController      ; work         ;
+----------------------------+------------+------+---------------------+--------------+


+--------------------------------------------------------------------------------------+
; Control Signals                                                                      ;
+------+----------+---------+-------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+-------+--------+----------------------+------------------+
; clk  ; PIN_4    ; 9       ; Clock ; no     ; --                   ; --               ;
+------+----------+---------+-------+--------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------------+----------+
; Name                 ; Fan-Out  ;
+----------------------+----------+
; clk                  ; 9        ;
; addr_in[15]          ; 5        ;
; addr_in[14]          ; 5        ;
; addr_in[13]          ; 5        ;
; addr_in[12]          ; 5        ;
; addr_in[11]          ; 5        ;
; addr_in[10]          ; 5        ;
; addr_in[9]           ; 5        ;
; addr_in[8]           ; 5        ;
; mem_err_int~en       ; 5        ;
; addr_in[7]           ; 4        ;
; addr_in[6]           ; 4        ;
; addr_in[5]           ; 4        ;
; addr_in[4]           ; 4        ;
; addr_in[3]           ; 4        ;
; data_bus[6]~reg0     ; 4        ;
; intterupt_out_reg[6] ; 3        ;
; addr_in[2]           ; 2        ;
; addr_in[1]           ; 2        ;
; addr_out[13]~reg0    ; 2        ;
; state.state_bit_0    ; 2        ;
; state.state_bit_1    ; 2        ;
; ~GND~24              ; 1        ;
; ~GND~23              ; 1        ;
; ~GND~22              ; 1        ;
; ~GND~21              ; 1        ;
; ~GND~20              ; 1        ;
; ~GND~19              ; 1        ;
; ~GND~18              ; 1        ;
; ~GND~17              ; 1        ;
; ~GND~16              ; 1        ;
; ~GND~15              ; 1        ;
; ~GND~14              ; 1        ;
; ~GND~13              ; 1        ;
; ~GND~12              ; 1        ;
; ~GND~11              ; 1        ;
; ~GND~10              ; 1        ;
; ~GND~9               ; 1        ;
; ~GND~8               ; 1        ;
; ~GND~7               ; 1        ;
; ~GND~6               ; 1        ;
; ~GND~5               ; 1        ;
; ~GND~4               ; 1        ;
; ~GND~3               ; 1        ;
; ~GND~2               ; 1        ;
; ~GND~1               ; 1        ;
; ~GND~0               ; 1        ;
; data_bus~35          ; 1        ;
; data_bus[6]~33       ; 1        ;
; mem_err_int~12       ; 1        ;
; Q~reg0               ; 1        ;
; E~reg0               ; 1        ;
; io_select~reg0       ; 1        ;
+----------------------+----------+


+-------------------------------------------------+
; Other Routing Usage Summary                     ;
+-----------------------------+-------------------+
; Other Routing Resource Type ; Usage             ;
+-----------------------------+-------------------+
; Output enables              ; 0 / 6 ( 0 % )     ;
; PIA buffers                 ; 32 / 288 ( 11 % ) ;
; PIAs                        ; 46 / 288 ( 16 % ) ;
+-----------------------------+-------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 5.75) ; Number of LABs  (Total = 3) ;
+----------------------------------------------+-----------------------------+
; 0 - 1                                        ; 5                           ;
; 2 - 3                                        ; 0                           ;
; 4 - 5                                        ; 0                           ;
; 6 - 7                                        ; 0                           ;
; 8 - 9                                        ; 0                           ;
; 10 - 11                                      ; 0                           ;
; 12 - 13                                      ; 1                           ;
; 14 - 15                                      ; 1                           ;
; 16 - 17                                      ; 0                           ;
; 18 - 19                                      ; 1                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 4.63) ; Number of LABs  (Total = 5) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 3                           ;
; 1                                      ; 0                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 1                           ;
; 6                                      ; 2                           ;
; 7                                      ; 0                           ;
; 8                                      ; 1                           ;
; 9                                      ; 0                           ;
; 10                                     ; 0                           ;
; 11                                     ; 0                           ;
; 12                                     ; 1                           ;
+----------------------------------------+-----------------------------+


+---------------------------------------------------------+
; Parallel Expander                                       ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0                        ; 0                            ;
; 1                        ; 1                            ;
+--------------------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                                                          ;
+-----+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                                                                                                                                                                      ; Output                                                                              ;
+-----+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+
;  A  ; LC11       ; addr_in[10], addr_in[11], addr_in[12], addr_in[15], addr_in[13], addr_in[14], addr_in[8], addr_in[9], clk                                                                                                                                  ; io_select                                                                           ;
;  A  ; LC1        ; state.state_bit_1, clk                                                                                                                                                                                                                     ; E~reg0, Q~reg0                                                                      ;
;  A  ; LC6        ; state.state_bit_0, clk                                                                                                                                                                                                                     ; E                                                                                   ;
;  A  ; LC8        ; mem_err_int~en                                                                                                                                                                                                                             ; mem_err_int                                                                         ;
;  A  ; LC5        ; state.state_bit_0, state.state_bit_1, clk                                                                                                                                                                                                  ; Q                                                                                   ;
;  C  ; LC35       ;                                                                                                                                                                                                                                            ; addr_out[14]                                                                        ;
;  C  ; LC37       ;                                                                                                                                                                                                                                            ; addr_out[15]                                                                        ;
;  C  ; LC38       ;                                                                                                                                                                                                                                            ; addr_out[16]                                                                        ;
;  C  ; LC40       ;                                                                                                                                                                                                                                            ; addr_out[17]                                                                        ;
;  C  ; LC45       ;                                                                                                                                                                                                                                            ; addr_out[18]                                                                        ;
;  C  ; LC46       ;                                                                                                                                                                                                                                            ; addr_out[19]                                                                        ;
;  D  ; LC49       ;                                                                                                                                                                                                                                            ; addr_out[6]                                                                         ;
;  D  ; LC64       ; addr_in[15], addr_in[13], addr_in[14], addr_out[13]~reg0, addr_in[3], addr_in[4], addr_in[5], addr_in[6], addr_in[7], addr_in[10], addr_in[11], addr_in[12], addr_in[8], addr_in[9], clk                                                   ; addr_out[13]~reg0, addr_out[13]                                                     ;
;  D  ; LC51       ;                                                                                                                                                                                                                                            ; addr_out[7]                                                                         ;
;  D  ; LC53       ;                                                                                                                                                                                                                                            ; addr_out[8]                                                                         ;
;  D  ; LC56       ;                                                                                                                                                                                                                                            ; addr_out[9]                                                                         ;
;  D  ; LC57       ;                                                                                                                                                                                                                                            ; addr_out[10]                                                                        ;
;  D  ; LC59       ;                                                                                                                                                                                                                                            ; addr_out[11]                                                                        ;
;  D  ; LC61       ;                                                                                                                                                                                                                                            ; addr_out[12]                                                                        ;
;  E  ; LC66       ; addr_in[1], addr_in[2], addr_in[3], addr_in[4], addr_in[5], addr_in[6], addr_in[7], addr_in[10], addr_in[11], addr_in[12], addr_in[15], addr_in[13], addr_in[14], addr_in[8], addr_in[9], mem_err_int~en, clk                              ; mem_err_int~en, mem_err_int~12, intterupt_out_reg[6], data_bus[6]~reg0, data_bus~35 ;
;  E  ; LC70       ; intterupt_out_reg[6], mem_err_int~en, addr_in[3], addr_in[4], addr_in[5], addr_in[6], addr_in[7], addr_in[10], addr_in[11], addr_in[12], addr_in[15], addr_in[13], addr_in[14], addr_in[8], addr_in[9], addr_in[1], addr_in[2], clk        ; intterupt_out_reg[6], data_bus[6]~reg0, data_bus~35                                 ;
;  E  ; LC80       ; data_bus~35, mem_err_int~en, data_bus[6]~reg0, intterupt_out_reg[6], addr_in[3], addr_in[4], addr_in[5], addr_in[6], addr_in[7], addr_in[10], addr_in[11], addr_in[12], addr_in[15], addr_in[13], addr_in[14], addr_in[8], addr_in[9], clk ; data_bus[6]~reg0, data_bus[6]~33, data_bus[6], data_bus~35                          ;
;  E  ; LC77       ; data_bus[6]~reg0                                                                                                                                                                                                                           ; data_bus[7]                                                                         ;
;  E  ; LC79       ; data_bus[6]~reg0, intterupt_out_reg[6], mem_err_int~en                                                                                                                                                                                     ; data_bus[6]~reg0                                                                    ;
;  E  ; LC75       ;                                                                                                                                                                                                                                            ; addr_out[0]                                                                         ;
;  E  ; LC73       ;                                                                                                                                                                                                                                            ; addr_out[1]                                                                         ;
;  E  ; LC72       ;                                                                                                                                                                                                                                            ; addr_out[2]                                                                         ;
;  E  ; LC69       ;                                                                                                                                                                                                                                            ; addr_out[3]                                                                         ;
;  E  ; LC67       ;                                                                                                                                                                                                                                            ; addr_out[4]                                                                         ;
;  E  ; LC65       ;                                                                                                                                                                                                                                            ; addr_out[5]                                                                         ;
;  E  ; LC68       ; clk                                                                                                                                                                                                                                        ; state.state_bit_0, Q~reg0                                                           ;
;  F  ; LC93       ;                                                                                                                                                                                                                                            ; data_bus[0]                                                                         ;
;  F  ; LC91       ;                                                                                                                                                                                                                                            ; data_bus[1]                                                                         ;
;  F  ; LC88       ;                                                                                                                                                                                                                                            ; data_bus[2]                                                                         ;
;  F  ; LC86       ;                                                                                                                                                                                                                                            ; data_bus[3]                                                                         ;
;  F  ; LC85       ;                                                                                                                                                                                                                                            ; data_bus[4]                                                                         ;
;  F  ; LC83       ;                                                                                                                                                                                                                                            ; data_bus[5]                                                                         ;
+-----+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EPM7128SLC84-7 for design "MemController"
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4676 megabytes
    Info: Processing ended: Thu Jan 18 18:23:54 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


